`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/09/14 19:06:22
// Design Name: 
// Module Name: ID
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module ID(
    input wire [31:0] i_inst,
    input wire [31:0] i_rs_out,
    input wire [31:0] i_rt_out,
    
    output wire [5:0] o_op,
    output wire [4:0] o_rs,
    output wire [4:0] o_rt,
    output wire [4:0] o_rd,
    output wire [4:0] o_sa,
    output wire [5:0] o_funct
    );
    
    assign o_op = i_inst[31:26];
    assign o_rs = i_inst[25:21];
    assign o_rt = i_inst[20:16];
    assign o_rd = i_inst[15:11];
    assign o_sa = i_inst[10:6];
    assign o_funct = i_inst[5:0];
    
    
    
endmodule
